优化版 HTML：已添加侧边目录、章节锚点、响应式表格、打印样式和离线 CSS。

#CSI040 控制模块 Datasheet

#1. 概述

csi040_ctrl 是用于控制 CSI040 ASIC 的 PL 侧控制模块。模块对上层软件暴露一组 32 bit BRAM 风格寄存器，并把软件写寄存器的动作转换为 CSI040 SPI 总线访问。

该模块主要完成：

• CSI040 ASIC 控制寄存器写入
• 16 通道 enable 配置
• 单通道参数寄存器写入
• DCS/Test 模式 key 序列写入
• Direct SPI 读写
• ASIC reset/trigger 引脚直接控制
• SPI busy/done/error 状态反馈

相关 RTL 文件：

• c64_pro.srcs/sources_1/rtl/csi040/csi040_ctrl.v
• c64_pro.srcs/sources_1/rtl/csi040/csi040_spi_master.v
• c64_pro.srcs/sources_1/rtl/csi040/csi040_ctrl_tb.v

#2. 模块框图

                +------------------------------+
BRAM register   |                              |   SPI command
access -------->|          csi040_ctrl          |----------------+
                |                              |                |
                |  register map / shadow regs  |                v
                |  sequence engine             |      +--------------------+
                |  busy/done/error status      |      | csi040_spi_master  |
                +------------------------------+      +---------+----------+
                         |       |                              |
                         |       | direct pins                  | SPI pins
                         v       v                              v
                    asic_rst_n  asic_trig       asic_csn/asic_sck/asic_si/asic_so

#3. 主要特性

#4. 参数

#4.1 csi040_ctrl 参数

#4.2 MAX_BURST_BYTES 说明

MAX_BURST_BYTES 同时影响以下信号宽度和行为：

高层命令序列目前都只发 1 byte payload；MAX_BURST_BYTES 主要服务于 Direct SPI burst 访问。

#5. 端口说明

#5.1 时钟复位

注意：当前实现中 bram_clk/bram_rst 未参与逻辑，BRAM 访问必须与 clk 同步。

#5.2 BRAM 寄存器接口

#5.3 状态输出

#5.4 ASIC 引脚

#6. BRAM 寄存器映射

#7. 寄存器位定义

#7.1 STATUS 寄存器

STATUS 读回值由 RTL 拼接得到：

{16'd0, seq_id, seq_step, error_busy, done_latched, spi_cmd_ready, ctrl_busy}

赋值给 32 bit bram_dout 时左侧补 0。软件可按以下位使用：

写 STATUS 清除粘滞位：

#7.2 SPI_CTRL 寄存器

direct_len 最终会在 SPI master 内限制到 1..MAX_BURST_BYTES。

#7.3 PIN_CTRL 寄存器

#7.4 SEQ_CMD 寄存器

若多个 bit 同时为 1，优先级从 bit0 到 bit4。

#8. 命令行为

#8.1 CONTROL

写 BRAM_ADDR_CONTROL：

control_shadow <= bram_din[7:0]
SPI write addr 0x0002, data control_shadow, len 1

#8.2 CH_ENABLE

写 BRAM_ADDR_CH_ENABLE：

ch_enable_shadow <= bram_din[15:0]
step0: SPI write addr 0x0007, data ch_enable_shadow[7:0]
step1: SPI write addr 0x0008, data ch_enable_shadow[15:8]

#8.3 通道参数写

通道参数地址计算：

asic_addr = CSI_CH_BASE + CH_INDEX * CSI_CH_STRIDE + channel_offset

默认：

asic_addr = 0x0010 + CH_INDEX * 0x0010 + channel_offset

示例：

CH_INDEX = 3
写 CH_CUR_A = 0x7F
channel_offset = 0x1
asic_addr = 0x0041

#8.4 Direct SPI

Direct SPI 使用 SPI_ADDR/SPI_WDATA/SPI_CTRL：

1. 写 SPI_ADDR 设置 ASIC 地址
2. 写 SPI_WDATA 设置写数据
3. 写 SPI_CTRL 启动 direct transfer
4. 读操作完成后，从 SPI_RDATA 取数据

#9. SPI 时序规格

#9.1 SCK 频率

f_sck = f_clk / (2 * SPI_CLK_DIV)

示例：

#9.2 SPI 帧格式

默认 SPI_ADDR_BYTES = 2：

byte0     opcode
byte1     address high byte
byte2     address low byte
byte3..   payload byte0..N

写 1 byte 示例：

opcode = 0x02
addr   = 0x0002
data   = 0x10
frame  = 0x02_0002_10

#9.3 SPI bit 数

frame_bits = 8 * (1 + SPI_ADDR_BYTES + payload_len)

默认地址 2 byte 时：

#9.4 传输时间估算

不计状态机少量额外周期时：

transfer_time ≈ frame_bits * 2 * SPI_CLK_DIV * clk_period

100 MHz、SPI_CLK_DIV = 50、1 byte payload：

frame_bits = 32
transfer_time ≈ 32 * 2 * 50 * 10 ns = 32 us

#10. 软件推荐流程

#10.1 写普通命令

1. 轮询 STATUS[5] == 0，确认不忙
2. 写目标命令寄存器
3. 轮询 STATUS[7] == 1，确认完成
4. 写 STATUS[0] = 1，清除 done_latched
5. 若 STATUS[8] == 1，记录错误并写 STATUS[1] = 1 清除

#10.2 Direct read 示例

读取 CSI040 Part ID：

write SPI_ADDR = 0x0000011D
write SPI_CTRL = 0x00000100    // bit0=0 read, len=1
wait done
read  SPI_RDATA[7:0]

testbench 中 ASIC 模型返回 8'h28。

#10.3 Direct write 示例

向 ASIC 0x0002 写 0x10：

write SPI_ADDR  = 0x00000002
write SPI_WDATA = 0x00000010
write SPI_CTRL  = 0x00000101    // bit0=1 write, len=1
wait done

#11. 复位默认值

#12. 集成注意事项

• bram_clk 和 bram_rst 当前未使用，BRAM 访问必须同步到 clk。
• 只支持整字写，软件侧需要保证 bram_we == 4'hF。
• busy = 1 时不要写命令寄存器，否则命令被丢弃并置位 error_busy。
• TRIGGER 寄存器是通过 SPI 写 ASIC trigger register；PIN_CTRL[1] 是直接驱动 asic_trig 引脚，两者不是同一个功能。
• SPI_OPCODE_WRITE/READ 需要与最终 CSI040 SPI 协议匹配。当前 testbench 使用 8'h02/8'h03。
• 若系统时钟不是 100 MHz，需要重新计算 SPI_CLK_DIV，保证 CSI040 SPI 时序满足要求。
• Direct SPI 多字节读写最大长度由 MAX_BURST_BYTES 控制，默认最多 4 byte。

#13. 验证状态

当前 testbench 覆盖：

已运行：

xvlog: pass
xelab: pass
xsim : $finish at 10940 ns