sync chunk 1/12
This commit is contained in:
chunk-sync
@@ -0,0 +1,663 @@
|
||||
{
|
||||
"graphjs": {
|
||||
"version": "1.0",
|
||||
"keys": [
|
||||
{
|
||||
"abrv": "VH",
|
||||
"name": "vert_hid",
|
||||
"type": "int",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "VM",
|
||||
"name": "vert_name",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "VT",
|
||||
"name": "vert_type",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "BA",
|
||||
"name": "base_addr",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "HA",
|
||||
"name": "high_addr",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "BP",
|
||||
"name": "base_param",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "HP",
|
||||
"name": "high_param",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MA",
|
||||
"name": "master_addrspace",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MX",
|
||||
"name": "master_instance",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MI",
|
||||
"name": "master_interface",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MS",
|
||||
"name": "master_segment",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MV",
|
||||
"name": "master_vlnv",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "SX",
|
||||
"name": "slave_instance",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "SI",
|
||||
"name": "slave_interface",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "MM",
|
||||
"name": "slave_memmap",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "SS",
|
||||
"name": "slave_segment",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "SV",
|
||||
"name": "slave_vlnv",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "TM",
|
||||
"name": "memory_type",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "TU",
|
||||
"name": "usage_type",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "LT",
|
||||
"name": "lock_type",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "BT",
|
||||
"name": "boot_type",
|
||||
"type": "string",
|
||||
"for": "node"
|
||||
},
|
||||
{
|
||||
"abrv": "EH",
|
||||
"name": "edge_hid",
|
||||
"type": "int",
|
||||
"for": "edge"
|
||||
}
|
||||
],
|
||||
"vertice_type_order": [
|
||||
{
|
||||
"abrv": "BC",
|
||||
"desc": "Block Container"
|
||||
},
|
||||
{
|
||||
"abrv": "PR",
|
||||
"desc": "Parital Reference"
|
||||
},
|
||||
{
|
||||
"abrv": "VR",
|
||||
"desc": "Variant"
|
||||
},
|
||||
{
|
||||
"abrv": "PM",
|
||||
"desc": "Variant Permutations"
|
||||
},
|
||||
{
|
||||
"abrv": "CX",
|
||||
"desc": "Boundary Connection"
|
||||
},
|
||||
{
|
||||
"abrv": "AC",
|
||||
"desc": "Assignment Coordinate"
|
||||
},
|
||||
{
|
||||
"abrv": "ACE",
|
||||
"desc": "Excluded Assign Coordinate"
|
||||
},
|
||||
{
|
||||
"abrv": "APX",
|
||||
"desc": "Boundary Aperture"
|
||||
},
|
||||
{
|
||||
"abrv": "CIP",
|
||||
"desc": "High level Processing System"
|
||||
}
|
||||
],
|
||||
"vertices": {
|
||||
"V0": {
|
||||
"VM": "design_a9_1",
|
||||
"VT": "BC"
|
||||
},
|
||||
"V1": {
|
||||
"VH": "2",
|
||||
"VM": "design_a9_1",
|
||||
"VT": "VR"
|
||||
},
|
||||
"V2": {
|
||||
"VH": "2",
|
||||
"VT": "PM",
|
||||
"TU": "active"
|
||||
},
|
||||
"V3": {
|
||||
"VT": "AC",
|
||||
"BA": "0x00000000",
|
||||
"HA": "0x1FFFFFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data_MM2S",
|
||||
"MX": "/axi_dma_0",
|
||||
"MI": "M_AXI_MM2S",
|
||||
"MS": "SEG_processing_system7_0_HP0_DDR_LOWOCM",
|
||||
"MV": "xilinx.com:ip:axi_dma:7.1",
|
||||
"SX": "/processing_system7_0",
|
||||
"SI": "S_AXI_HP0",
|
||||
"SS": "HP0_DDR_LOWOCM",
|
||||
"SV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V4": {
|
||||
"VT": "AC",
|
||||
"BA": "0x00000000",
|
||||
"HA": "0x1FFFFFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data_S2MM",
|
||||
"MX": "/axi_dma_1",
|
||||
"MI": "M_AXI_S2MM",
|
||||
"MS": "SEG_processing_system7_0_HP0_DDR_LOWOCM",
|
||||
"MV": "xilinx.com:ip:axi_dma:7.1",
|
||||
"SX": "/processing_system7_0",
|
||||
"SI": "S_AXI_HP0",
|
||||
"SS": "HP0_DDR_LOWOCM",
|
||||
"SV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V5": {
|
||||
"VT": "AC",
|
||||
"BA": "0x40000000",
|
||||
"HA": "0x40001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_0_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_0",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V6": {
|
||||
"VT": "AC",
|
||||
"BA": "0x40400000",
|
||||
"HA": "0x4040FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_dma_0_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_dma_0",
|
||||
"SI": "S_AXI_LITE",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_dma:7.1",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V7": {
|
||||
"VT": "AC",
|
||||
"BA": "0x40410000",
|
||||
"HA": "0x4041FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_dma_1_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_dma_1",
|
||||
"SI": "S_AXI_LITE",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_dma:7.1",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V8": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41200000",
|
||||
"HA": "0x4120FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_gpio_0_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_gpio_0",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V9": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41210000",
|
||||
"HA": "0x4121FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_CHANN_EN_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/CHANN_EN",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V10": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41220000",
|
||||
"HA": "0x4122FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_CHANN_SEL_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/CHANN_SEL",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V11": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41230000",
|
||||
"HA": "0x4123FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_RST_AD5941_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/RST_AD5941",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V12": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41240000",
|
||||
"HA": "0x4124FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_Z_IO_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/Z_IO",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V13": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41250000",
|
||||
"HA": "0x4125FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_ADS1258_DRDY_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/ADS1258_DRDY",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_gpio:2.0",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V14": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41E00000",
|
||||
"HA": "0x41E0FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_ADS1258_SPI1_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/ADS1258_SPI1",
|
||||
"SI": "AXI_LITE",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_quad_spi:3.2",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V15": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41E10000",
|
||||
"HA": "0x41E1FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_ADS1258_SPI2_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/ADS1258_SPI2",
|
||||
"SI": "AXI_LITE",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_quad_spi:3.2",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V16": {
|
||||
"VT": "AC",
|
||||
"BA": "0x41E20000",
|
||||
"HA": "0x41E2FFFF",
|
||||
"BP": "C_BASEADDR",
|
||||
"HP": "C_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_ZCHECK_SPI_Reg",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/ZCHECK_SPI",
|
||||
"SI": "AXI_LITE",
|
||||
"SS": "Reg",
|
||||
"SV": "xilinx.com:ip:axi_quad_spi:3.2",
|
||||
"TM": "both",
|
||||
"TU": "register"
|
||||
},
|
||||
"V17": {
|
||||
"VT": "AC",
|
||||
"BA": "0x42000000",
|
||||
"HA": "0x42001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_1_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_1",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V18": {
|
||||
"VT": "AC",
|
||||
"BA": "0x44000000",
|
||||
"HA": "0x44001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_2_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_2",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V19": {
|
||||
"VT": "AC",
|
||||
"BA": "0x46000000",
|
||||
"HA": "0x46001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_3_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_3",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V20": {
|
||||
"VT": "AC",
|
||||
"BA": "0x48000000",
|
||||
"HA": "0x48001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_4_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_4",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V21": {
|
||||
"VT": "AC",
|
||||
"BA": "0x4A000000",
|
||||
"HA": "0x4A001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_5_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_5",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
},
|
||||
"V22": {
|
||||
"VT": "AC",
|
||||
"BA": "0x4C000000",
|
||||
"HA": "0x4C001FFF",
|
||||
"BP": "C_S_AXI_BASEADDR",
|
||||
"HP": "C_S_AXI_HIGHADDR",
|
||||
"MA": "Data",
|
||||
"MX": "/processing_system7_0",
|
||||
"MI": "M_AXI_GP0",
|
||||
"MS": "SEG_axi_bram_ctrl_6_Mem0",
|
||||
"MV": "xilinx.com:ip:processing_system7:5.5",
|
||||
"SX": "/axi_bram_ctrl_6",
|
||||
"SI": "S_AXI",
|
||||
"SS": "Mem0",
|
||||
"SV": "xilinx.com:ip:axi_bram_ctrl:4.1",
|
||||
"TM": "both",
|
||||
"TU": "memory"
|
||||
}
|
||||
},
|
||||
"edges": [
|
||||
{
|
||||
"src": "V0",
|
||||
"trg": "V1"
|
||||
},
|
||||
{
|
||||
"src": "V1",
|
||||
"trg": "V2"
|
||||
},
|
||||
{
|
||||
"src": "V3",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V4",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V5",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V6",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V7",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V8",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V9",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V10",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V11",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V12",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V13",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V14",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V15",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V16",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V17",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V18",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V19",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V20",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V21",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
},
|
||||
{
|
||||
"src": "V22",
|
||||
"trg": "V2",
|
||||
"EH": "2"
|
||||
}
|
||||
]
|
||||
}
|
||||
}
|
||||
Reference in New Issue
Block a user